Les ingénieurs du MIT construisent un microprocesseur de nanotubes de carbone

Après des années de lutte contre de nombreux de la conception et de la fabrication des défis, MIT les chercheurs ont construit un microprocesseur moderne à partir de transistors à nanotubes de carbone qui sont généralement considérés comme une plus rapide, alternative plus écologique par rapport à leur traditionnel silicium homologues.

Le microprocesseur, décrit aujourd’hui dans le journal La Nature, peut être construit à l’aide du traditionnel silicium de la puce de processus de fabrication, ce qui représente une étape importante vers la prise de nanotube de carbone des microprocesseurs de plus en plus pratiques.

Silicon transistors critique microprocesseur composants qui permet de basculer entre 1 et à 0 les bits de réaliser des calculs ont opéré le secteur de l’informatique depuis des décennies. Comme prédit par la Loi de Moore, l’industrie a été en mesure de réduire vers le bas et d’entasser plus de transistors sur les puces tous les deux ans, afin de l’aider à réaliser de plus en plus de calculs complexes. Mais les experts maintenant prévois un moment où les transistors silicium va s’arrêter rétrécissent et deviennent de plus en plus inefficace.

Fabrication de nanotubes de carbone à effet de champ de transistors (CNFET) est devenu un objectif majeur pour la construction de la prochaine génération d’ordinateurs. La recherche indique CNFETs ont des propriétés qui promettent autour de 10 fois l’efficacité énergétique et de loin, le plus grand des vitesses par rapport au silicium. Mais quand fabriqués à grande échelle, les transistors viennent souvent avec beaucoup de défauts qui affectent les performances, afin qu’ils restent impraticables.

Les chercheurs du MIT ont inventé de nouvelles techniques de considérablement limiter les défauts et permettre le plein contrôle fonctionnel dans la fabrication de CNFETs, en utilisant des procédés traditionnels puce de silicium fonderies. Ils ont démontré un microprocesseur 16 bits avec plus de 14 000 CNFETs qui effectue les mêmes tâches que les commerciaux des microprocesseurs. L’ La Nature le papier décrit le microprocesseur de conception et comprend plus de 70 pages détaillant la fabrication de la méthodologie.

Le microprocesseur est basé sur le RISC-V open source architecture de la puce qui dispose d’un ensemble d’instructions qu’un microprocesseur peut exécuter. Les chercheurs’ microprocesseur a été en mesure d’exécuter l’ensemble des instructions avec précision. Il a aussi exécuté une version modifiée de la classique “Hello, World!” programme de, de l’impression “Bonjour, Monde! Je suis RV16XNano, fabriqués à partir de nanotubes de carbone.”

“C’est de loin la plus avancée de la puce fait de tout emerging nanotechnologies, ce qui est prometteur pour la haute performance et de l’efficacité énergétique de l’informatique,” dit le co-auteur Max M. Shulaker, le Emanuel E Landsman de Développement de Carrière de Professeur Adjoint de Génie Électrique et d’Informatique (EEC) et un membre de la Technologie des Microsystèmes Laboratoires. “Il y a des limites au silicium. Si nous voulons continuer à avoir des gains dans l’informatique, les nanotubes de carbone représentent l’un des moyens les plus prometteurs pour surmonter ces limites. (Le papier) complètement ré-invente la façon dont nous construisons des frites avec des nanotubes de carbone.”

Rejoindre Shulaker sur le papier sont les suivants: premier auteur et postdoc Gage Collines, des étudiants diplômés, Christian Lau, Andrew Wright, Mindy D. Évêque, Tathagata Srimani, Pritpal Kanhaiya, Rebecca Ho, et Aya Amer, tous les de SIGE; Arvind, les Johnson, Professeur de Science Informatique et de Génie et un chercheur en Sciences de l’Informatique et de l’Intelligence Artificielle en Laboratoire; Anantha Chandrakasan, le doyen de la faculté de Génie et de la Vannevar Bush, Professeur de Génie Électrique et d’Informatique; et Samuel Fuller, Yosi Stein, et Denis Murphy, tous les Appareils Analogiques.

Lutte contre le “fléau” de CNFETs

Le microprocesseur s’appuie sur une itération précédente conçu par Shulaker et d’autres chercheurs, il y a six ans, qui avait seulement 178 CNFETs et a couru sur un seul bit de données. Depuis, Shulaker et son MIT collègues ont abordé trois défis spécifiques dans la production de dispositifs: matériel de défauts, de défauts de fabrication, et les problèmes fonctionnels. Hills a fait le gros du microprocesseur de conception, tandis que Lau manipulé la plupart de la fabrication.

Pendant des années, les défauts intrinsèques aux nanotubes de carbone ont été un “fléau du champ”, Shulaker dit. Idéalement, CNFETs besoin de semi-conducteurs propriétés de changer de conductivité sur une, correspondant aux bits 1 et 0. Mais inévitablement, une petite partie de nanotubes de carbone sera métallisé, et de ralentir ou d’arrêter le transistor de commutation. Pour être robuste à ces échecs, advanced circuits aurez besoin de nanotubes de carbone autour de 99.999999% de pureté, ce qui est pratiquement impossible de produire aujourd’hui.

Les chercheurs sont arrivés avec une technique dite de RÊVE (un acronyme pour “la conception de la résilience contre les nanotubes de carbone métalliques”), dont les positions métallique CNFETs en sorte qu’ils ne perturbent pas l’informatique. En agissant de la sorte, ils détendu qui strictes de pureté exigence en autour de quatre ordres de grandeur — ou 10 000 fois — sens ils ont seulement besoin de nanotubes de carbone à environ 99,99% de pureté, qui est actuellement possible.

Conception de circuits nécessite fondamentalement une bibliothèque de différentes portes logiques attaché à transistors qui peuvent être combinées, par exemple, de créer des additionneurs et des multiplicateurs — comme la combinaison de lettres dans l’alphabet pour créer des mots. Les chercheurs ont réalisé que les nanotubes de carbone métalliques touchés différentes paires de ces portes différemment. Un seul métallique nanotubes de carbone dans la porte A, par exemple, peut rompre la connexion entre A et B. Mais plusieurs métalliques des nanotubes de carbone dans les portes B ne peut pas avoir une incidence sur toute ses connexions.

Dans la conception de la puce, il existe de nombreuses façons de mettre en œuvre le code sur un circuit. Les chercheurs ont couru des simulations pour trouver toutes les différentes porte des combinaisons qui serait solide et ne pas être robustes en métal nanotubes de carbone. Ils ont ensuite personnalisés à puce dans le programme de design d’apprendre automatiquement les combinaisons les moins susceptibles d’être affectés par des nanotubes de carbone métalliques. Lors de la conception d’une nouvelle puce, le programme va utiliser seulement la robustesse de combinaisons et d’ignorer les personnes vulnérables combinaisons.

“Le ‘RÊVE’ jeu de mot est très bien, parce que c’est le rêve de la solution,” Shulaker dit. “Cela nous permet d’acheter des nanotubes de carbone sur l’étagère, les déposer sur une plaquette, et de construire notre circuit comme d’habitude, sans rien faire d’autre de spécial.”

Exfoliant et tuning

CNFET la fabrication commence par le dépôt de nanotubes de carbone dans une solution sur un wafer avec prédéfinis transistor architectures. Cependant, certains nanotubes de carbone inévitablement bâton de façon aléatoire à l’ensemble une forme de grands faisceaux — comme des brins de spaghetti formé de petites boules en — qui forment de grands contamination par des particules sur la puce.

Pour nettoyer la contamination, les chercheurs ont créé de RINÇAGE (pour “enlèvement de incubées nanotubes dans sélective gommage”). La plaquette obtient prétraités avec un agent qui favorise le nanotube de carbone à l’adhérence. Ensuite, le wafer est enduit avec une certaine polymère et trempé dans un solvant spécial. Qui élimine le polymère, qui ne fait qu’éloigner les gros faisceaux, alors que le single de nanotubes de carbone collée sur la tranche. La technique conduit à environ 250 fois la réduction de la densité des particules sur la puce par rapport à des méthodes similaires.

Enfin, les chercheurs ont abordé fonctionnel commun des problèmes avec CNFETs. Binaire de l’informatique nécessite deux types de transistors: “N”, qui allume avec un bit à 1 et s’éteint avec un bit à 0, et “P”, qui font le contraire. Traditionnellement, faire les deux types de nanotubes de carbone a été difficile, souvent rendement des transistors qui varient en fonction de la performance. Pour cette solution, les chercheurs ont développé une technique MIXTE (pour “metal ingénierie de l’interface croisé avec dopage électrostatique”), qui, précisément airs de transistors pour la fonction et de l’optimisation.

Dans cette technique, ils se fixent certains métaux de chaque transistor platine ou en titane qui permet de les fixer que le transistor comme P ou N. Alors, ils enduisent la CNFETs dans un oxyde composé par le biais atomique-dépôt de couche, ce qui leur permet de syntoniser les transistors caractéristiques pour des applications spécifiques. Les serveurs, par exemple, nécessitent souvent des transistors qui agissent très vite, mais l’utilisation de l’énergie et de la puissance. Prêt-à-porter et d’implants médicaux, d’autre part, il peut utiliser la plus lente, basse-transistors de puissance.

L’objectif principal est d’obtenir les jetons dans le monde réel. À cette fin, les chercheurs ont maintenant commencé à mettre en œuvre leurs techniques de fabrication, dans une puce de silicium de fonderie par le biais d’un programme par la Defense Advanced Research projects Agency, qui a soutenu la recherche. Bien que personne ne peut dire quand les pépites fait entièrement à partir de nanotubes de carbone va frapper les étagères, Shulaker dit qu’il pourrait être de moins de cinq ans. “Nous pensons qu’il n’est plus une question de si, mais quand,” dit-il.

Le travail a également été pris en charge par des Dispositifs Analogiques, la National Science Foundation, et l’Air Force Research Laboratory.